정수 선형 프로그래밍을 이용한 혼합 가산기 구조의 최적 설계   정수 선형 프로그래밍을 이용한 혼합 가산기 구조의 최적 설계
메뉴
상세내용
저자 이덕영, 이정근, 이정아, 이상민     
수록지 정보과학회논문지   제34권 제7/8호  pp.327-336
발행사항 韓國情報科學會
발행년 2007
UCI G901:A-0002388596    공유
언어 kor
주제어 최적화, 설계공간, 정수선형프로그래밍, 캐리전달방식, 가산기
초록 효과가 좋은 디지털 시스템을 설계하기 위하여, 트랜지스터 수준부터 RTL 수준까지 최적화를 위한 다양한 설계 방법이 연구되어 왔다. 가산기는 디지털 시스템에서 가장 기본적인 산술연산을 수행하는 필수 회로로서, 전체 시스템의 성능에 영향을 줄 수 있다. 본 논문에서는 최적의 가산기를 설계하기 위하여 상위수준에서 연구하였다. 결과로 혼합 가산기 구조를 제안하고 이를 정수 선형 프로그래밍(ILP: integer liner programming)을 이용해 수학적으로 모델링한다. 혼합 가산기 구조는 다양한 캐리 전달 방식을 가진 가산기 블록을 선형적으로 연결한 구조로서, 사용된 가산기 블록의 종류와 개수에 따라 다양한 가산기 조합이 발생한다. 이러한 조합에 의해 확장된 가산기의 설계공간을 탐색함으로써, 단일 타입의 가산기만을 고려한 것보다 나은 최적의 가산기를 설계할 수 있다. 제안한 혼합 가산기 구조와 ILP를 이용한 최적화 기법은 연산시간과 회로면적 등의 특성이 다른 가산기 IP(intellectual property)들을 비트 수준에서 재합성하기 때문에, 보다 미세한 수준에서 최적화를 수행할 수 있다.

of effort toward design optimizations have been paid for a cost-effective system design in various ways from a transistor level to RTL designs. In this paper, we propose a bit level optimization of an adder design for expanding its design space. For the bit-level optimization, a heterogeneous adder organization utilizing a mixture of carry propagation schemes is proposed to design a delay-area efficient adder which were not available in an ordinary design space. Then, we develop an optimization method based on Integer Linear Programming to search the expanded design space of the heterogeneous adder. The novelty of the proposed architecture and optimization method is introducing a bit level reconstruction/recombination of IPs which have same functionality but different speed and area characteristics for producing more find-grained delay-area optimization.
목차 목차
정수 선형 프로그래밍을 이용한 혼합 가산기 구조의 최적 설계 / 이덕영 ; 이정근 ; 이정아 ; 이상민 1
요약 1
Abstract 1
1. 서론 1
2. 관련 연구 2
2.1. 가산기의 종류의 특성 2
2.2. 정수 선형 프로그래밍 3
2.3. 가산기 설계상의 문제점 3
3. 혼합 가산기의 구조 및 특징 3
3.1. 혼합 가산기의 구조 4
3.2. 혼합 가산기의 특징 4
4. ILP 기반의 최적화 5
4.1. 최적화 문제 정의 5
4.1. ILP 형식화 6
5. 실험 및 결과 분석 7
6. 결론 및 향후과제 8
참고문헌 10
원문보기 KISTI 원문
관련 정보 추가 조회